数字图像中值滤波算法的FPGA实现

摘要：

针对传统中值滤波算法排序量大的缺点,详细研究了一种改进的中值滤波算法,对一个n×n的滤波窗口,先对每一列升排序,再对每一行升排序,最后取对角线上像素中值作为滤波结果.用Verilog硬件描述语言实现改进的中值滤波算法,并在Modelsim6.5a中通过时序仿真,最终在Altera DE2开发板上验证和实现.

关键词：中值滤波、现场可编程逻辑门阵列、Verilog 硬件描述语言、数字图像处理、DE2开发板

所属期刊栏目：31

分类号：TP391(计算技术、计算机技术)

在线出版日期：2010-07-12（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：10-12,15