基于Virtex-5的PN码发生器设计

摘要：

提出了基于Virtex-5的常用PN序列的VHDL实现方法.PN序列是扩频系统的核心,它的生成需要运用线性反馈移位寄存器(LSFRs).在Virtex-5系列FPGA中,每个查找表(LUT)都可被配置成一个16位的移位寄存器.因此,可以用最少的资源有效地实现PN发生器.首先介绍了PN序列的实现原理,接着详细阐述了其VHDL设计方法,并进行了性能评估.该设计在工程实践中已经得到使用,并取得了很好的效果.

关键词：伪随机序列、VHDL语言、FPGA应用、Virtex-5芯片、线性反馈移位寄存器

所属期刊栏目：31

分类号：TP397.12(计算技术、计算机技术)

在线出版日期：2010-05-18（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：13-15,19