10.3969/j.issn.1002-2279.2009.05.007
单双精度浮点除法器的实现
通过对除法算法的研究,采用三级流水并精选SRT的冗余区域,在不减少运算精度的条件下,简化硬件设计,用硬件描述语言(Verilog)实现了单精度和双精度浮点数除法运算模块,并使用随机测试矢量对除法器进行验证,结果与参考机比较误差不超过2-64.如果采用SMIC 0.18μm CMOS工艺库实现该设计,该除法单元在占用芯片面积为168173μm2的情况下工作频率可达约455MHz.
三级流水、SRT算法、单双精度、浮点处理器
30
TN4(微电子学、集成电路(IC))
2010-01-15(万方平台首次上网日期,不代表论文的发表时间)
共4页
20-23