如何用OCC电路实现at-speed测试

摘要：

集成电路制造技术的进步带来了越来越小的工艺尺寸,与此同时也带来了更多的和速度相关的故障.这些故障可以是由于工艺的偏差、不纯净的材料以及各种灰尘导致的.对于目前越来越多的高速芯片而言,即使一个很小的延迟故障也会影响芯片的正常工作频率,通常的由测试机提供慢速时钟的测试方法无法覆盖由于高速而带来的故障,由于这些原因,at-speed测试对于高速大规模集成电路变得至关重要.利用扫描技术进行at-speed测试已经证明是一种测试与timing相关故障的有效方法.事实上由于扫描测试具有和功能测试效果一样的原因,at-speed扫描测试已经代替at-speed功能测试,成为要求高测试质量和较低DPM的必需手段.本文将介绍st-speed测试的原理,以及一种支持at-speed测试的时钟产生电路--OCC(On-chip clock)电路.

关键词：实速测试、片上时钟电路、测试时钟产生

所属期刊栏目：30

分类号：TN4(微电子学、集成电路（IC）)

在线出版日期：2009-11-03（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：18-20