基于FPGA的DDR SDRAM控制器设计

摘要：

针对目前应用最为广泛的DDR SDRAM存储器,采用VHDL语言实现了基于ALTERA公司FPGA架构的、基于工业标准的通用DDR SDRAM控制器设计.重点介绍了读数据接口和写数据接口设计.在EP1C6Q240C8芯片上实现时的性能达到了133MHz的主频频率.

关键词：双数据率随机动态存储器、现场可编程门阵列、数据接口、数据采集

所属期刊栏目：29

分类号：TN4(微电子学、集成电路（IC）)

资助基金：教育部"新世纪优秀人才支持计划"NCET-04-0843

在线出版日期：2009-04-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：22-24