10.3969/j.issn.1002-2279.2008.06.002
一个3位flash ADC核设计
用CMOS反相器作比较器设计了一个3位的高速低功率flash ADC核.该ADC核可以应用到分级型和流水线型结构的ADC中,实现更高的转换位数.该3位ADC核采用Choudhury人提出的编码方案,解决了高速ADC的编码电路问题.采用SMIC的0.35μm/3.3CMOS工艺模型,用Candence软件进行仿真,该3位ADC速度高达2Gsps,在该速度下具有0.56mW的低功率.
CMOS反相器、编码电路、PLA电路
29
TN722.7(基本电子电路)
2009-04-28(万方平台首次上网日期,不代表论文的发表时间)
共4页
5-8