一种低消耗高效能的AES加密算法芯片设计

摘要：

在一些便携式电子设备中,希望使用小面积、低功耗的加密芯片.首先介绍AES加密算法,结合该算法的变换特点,为了降低AES硬件实现的面积和功耗,引入CSE(Common Subex-pression Elimination)算法对其关键模块进行优化;设计了仅仅使用4个sbox和一列mixcolumn的系统结构,结构中又将加密和解密进行了有机的结合.结果表明,该设计方案有效地减小了其硬件实现时的开销.

关键词：高级加密标准(AES)、消除公共因式(CSE)、芯片设计

所属期刊栏目：29

分类号：TN4(微电子学、集成电路（IC）)

在线出版日期：2009-02-10（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：4-7