超高速8×8阵列式乘法器的研制和测试

摘要：

以多元逻辑电路(DYL)中的线性逻辑门为核心,构思体现这种基本逻辑结构特长的高速阵列式乘法器的结构原理以及该器件的测试方法,并获得了乘法时间小于IOns的乘法器,达到了我们预期的目标.该电路可以直接与TTL电路兼容使用.

关键词：多元逻辑电路、超高速、乘法器、测试

所属期刊栏目：29

分类号：TN4(微电子学、集成电路（IC）)

在线出版日期：2008-09-24（万方平台首次上网日期，不代表论文的发表时间）

页数：共2页

页码：19-20