高压CMOS电路的设计及制造工艺研究

摘要：

介绍了一种与常规CMOS电路兼容的高压CMOS电路版图设计及工艺加工技术.在该技术中采用了非自对准的场区掺杂,增加场区掺杂浓度,轻掺杂漏区以形成漂移区等提高MOS晶体管击穿电压的一系列技术措施,使MOS晶体管的源漏击穿电压提高至35V以上,电路在24V电压下可以正常工作.

关键词：高压CMOS、非自对准场区掺杂、漂移区、工艺兼容

所属期刊栏目：28

分类号：TN4(微电子学、集成电路（IC）)

在线出版日期：2007-07-23（万方平台首次上网日期，不代表论文的发表时间）

页数：共2页

页码：27-28