高性能数字信号处理器的设计

摘要：

本文完成了16位的数字信号处理器的设计,该数字信号处理器设计了针对信号处理的指令与体系结构,指令数为88条,综合后数字信号处理器的内核单元数为12799.十六位定点数字信号处理器为单发射系统,采用了多数据和地址总线设计,使四级流水在流水线的四个周期保持正常的数据流动,分散的寄存器形式结构,使多数指令在一周期内得到完成.数字信号处理器包含了中央算术逻辑单元、乘法器单元、移位器单元、排序器单元、辅助寄存器单元、中断单元的设计.在中央算术逻辑单元中,完成加/减运算以及逻辑运算,在进位链中采用了选择进位链,对数据溢出采用了饱和处理的方法;在乘法器单元中采用BOOTH算法和先进进位加法器相结合的单元设计;在排序器设计中,按照中断、指令第二指令字、累加器、堆栈等不同的程序排序源设计不同的通路,并按照ZLVC的条件,设计了条件转移指令;在辅助寄存器单元选择一条与正向进位相反方向的进位来实现FFT算法位反序要求;在中断单元中,采用二级中断,大堆栈保存地址,流水"冲刷"技术.

关键词：数字信号处理器、中断、流水线、中央算术逻辑单元

所属期刊栏目：25

分类号：TP368(计算技术、计算机技术)

在线出版日期：2004-09-16（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：10-15