用于专用DSP处理器的高速低功耗的IEEE 32位浮点加法器

摘要：

本文我们描述了一个符合IEEE 754单精度浮点标准的加法器.这个浮点加法器的设计基于TSMC 2.5V 0.25μm CMOS工艺.它将用于200MHz的专用DSP处理器.为了在高速运算的同时降低功耗,本文在采用了并行运算提高速度的同时,通过控制逻辑模块关闭不必要的运算模块的操作来减小整个电路功耗.另外,在电路设计中大量使用传输管逻辑,提高速度并降低整个电路的面积和功耗.加法器的运算时间是3.986ns.

关键词：IEEE单精度浮点标准、浮点加法器、传输管逻辑

分类号：TP3(计算技术、计算机技术)

在线出版日期：2004-01-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：11-13