抗差分功耗分析和差分故障分析的AES算法VLSI设计与实现

摘要：

提出了一种抗差分功耗分析和差分故障分析的AES算法硬件设计与实现方案,该设计主要采用了数据屏蔽和二维奇偶校验方法相结合的防御措施.在保证硬件安全性的前提下,采用将128bit运算分成4次32bit运算、模块复用、优化运算次序等方法降低了硬件实现成本,同时使用3级流水线结构提高了硬件实现的速度和吞吐率.基于以上技术设计的AES IP核不仅具有抗双重旁道攻击的能力,而且拥有合理的硬件成本和运算性能.

关键词：信息安全、抗攻击算法、VLSI实现、旁道攻击、先进加密标准

所属期刊栏目：31

分类号：TN492(微电子学、集成电路（IC）)

资助基金：国家自然科学基金资助项目60776028The National Natural Science Foundation of China 60776028

在线出版日期：2010-03-26（万方平台首次上网日期，不代表论文的发表时间）

页数：共10页

页码：20-29