10.3321/j.issn:1000-436X.2005.11.020
MPEG-4运动补偿的VLSI结构设计
针对MPEG-4解码中运动补偿控制复杂、数据吞吐量大、实现较困难,提出了一种适合MPEG-4的运动补偿硬件实现方案,解决了时序分配、输入输出控制等较难处理的问题.此方案已经在XilinxISE6.1i集成开发环境下,采用了VHDL进行描述,并使用了电子设计自动化(EDA)工具进行了模拟和验证.仿真和综合结果表明,设计的运动补偿处理器逻辑功能完全正确,而且可以满足MPEG-4 Core Profiles&Level2的实时编码要求,可用于MPEG-4的VLSI实现.
超大规模集成电路、MPEG-4、运动补偿
26
TN911
科技部科研项目2001CB309403
2005-12-15(万方平台首次上网日期,不代表论文的发表时间)
共8页
117-124