10.3321/j.issn:1000-436X.2005.08.013
300Mbit/s串行高速数据的可靠接收结构
针对高速串行数据可靠接收问题,设计了一种高速串行接收电路结构.对比以往文献中的电路,它的适应条件更加宽松,同时性能提高了50%.经过软件仿真和硬件实测,它能在高达310Mbit/s的串行数据速率下稳定工作.这在实际高速数据传输系统中具有广泛的应用价值.
数字电路、高速串行数据、可靠接收、FPGA
26
TN919
2005-09-29(万方平台首次上网日期,不代表论文的发表时间)
共6页
78-83