基于国产化平台的多路千兆以太网接口设计与实现

摘要：

千兆以太网通信接口国产化是网络通信设备实现自主可控的第一步,也是应用最广泛的技术之一.考虑到国产化平台成本因素,采用较低成本的CPU和FPGA实现多路以太网接口交互平台.若按照标准设计,多路接口设计在较低规格FPGA中会出现时钟资源欠缺和时序不稳定现象.针对该问题,将接收时钟共享、相位取反、时序优化以及相位偏移调整等多种方式相结合,解决时钟资源和时序不稳定问题,实现了国产化FPGA与CPU多路千兆以太网接口交互平台.

关键词：国产化、多路千兆以太网接口、FPGA、时钟资源优化、时序优化

所属期刊栏目：54

分类号：TN927

在线出版日期：2021-08-03（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：1794-1799