闪存控制器中BCH编解码器设计和验证

摘要：

工艺的进步和消费电子市场对高密度非易失性存储的需求,促使多层单元闪存代替单层单元闪存成为闪存市场的主流,但同时提出数据可靠性的需求.针对多层单元闪存中存在的多比特随机错误问题,闪存控制器中需要实现低功耗高带宽的BCH编解码器.设计采用8 bit的并行编解码,每1024 Byte能纠正32 bit的随机错误.关键方程步骤采用简化伯利坎普-梅西算法,优化逻辑.功能仿真和FPGA原型验证证明设计的正确性.

关键词：BCH、编解码器、简化伯利坎普-梅西算法

所属期刊栏目：45

分类号：TN918

在线出版日期：2012-05-15（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：6-9