10.3969/j.issn.1002-0802.2010.06.005
DMR标准RS码编译码器的FPGA实现
为了降低DMR标准Reed-Solomon(12,9)的译码复杂度,提出一种新的Step-by-Step译码算法.该算法通过计算伴随式,查找错误位置并同时计算修正子实现.与RS(255,239)和RS(255,249)相比,该算法不需要大量的存储器和复杂的逻辑控制,求逆运算也大为减少并且转化为有限域乘法器实现.该译码算法通过下载至Xilinx FPGA得到验证.
里德-所罗门码、有限域乘法器、数字移动无线电
43
TN911.22
2010-07-27(万方平台首次上网日期,不代表论文的发表时间)
共3页
13-15