10.3969/j.issn.1002-0802.2009.12.002
QPSK全数字接收机定时同步环路
将三阶立方拉格朗日多项式内插算法和Gardner定时误差检测算法应用于QPSK全数字接收机定时同步环路,并对构成环路的其他部分,环路滤波器以及数控振荡器进行分析并提出实现方法.通过仿真,证明上述算法具有良好的性能,可以很好的解决定时同步问题,并在FPGA上实现整个环路设计方案,使得数字解调的硬件实现具有良好的灵活性和可移植性.
定时同步、内插滤波器、定时误差检测算法
42
TN911.8
国家基金863计划 2006AA01Z269
2010-03-08(万方平台首次上网日期,不代表论文的发表时间)
共3页
4-6