10.3969/j.issn.1002-0802.2003.09.009
Viterbi译码算法Soft Core IP的低功耗设计
介绍了Viterbi译码算法Soft Core IP的一种低功耗实现方案,对其中的核心功能单元ACS(Adder_Compare_Select)提出了一种改进的设计结构,并介绍了电路时钟的优化技术及低功耗设计技术,经实验证明,确实达到了降低功耗、减小电路规模的设计目的.
Viterbi IP、加比选、低功耗设计
TN91
国家高技术研究发展计划863计划2002AA1Z1120
2007-10-08(万方平台首次上网日期,不代表论文的发表时间)
共3页
22-24