一个并行的三维DCT硬件核的设计

摘要：

为实现运动图像的实时压解传输,在优化3D-DCT算法的基础上,采用8×8bit乘加并行、系数转换、矩阵转置、数据装载和截位的解决方式,构造了一个64位并行的三维DCT硬件核,使得运动图像的压解运算中DCT运算的CPU耗时下降了十几倍,实现了实时压缩.

关键词：三维离散余弦变换、实时压缩、64位并行乘加器、三维转置存储体

分类号：TN919

资助基金：国家高技术研究发展计划863计划863-317-03-01-05-20

在线出版日期：2007-10-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：1-3