10.3969/j.issn.2096-4641.2022.01.008
基于SysGen的多相滤波信道化快速实现方法
针对宽带信道化接收机实现中传统FPGA软件开发周期过长的问题,文本提出一种基于SysGen(system generator)开发环境的多相滤波信道化算法快速实现及验证方法,采用模块化、参数化的设计思路,完成50%交叠多相滤波信道化处理功能,具备大带宽实时处理能力及多信号同时接收能力.与传统的底层逻辑语言编程软件开发模式相比,该方法可明显缩短开发周期,且提升了模块开发灵活性,实现了FPGA信道化模块宽带多信号实时处理,可满足当代宽带数字接收机要求.
电子对抗、SysGen、多相滤波信道化、快速实现
5
TN953
2022-05-27(万方平台首次上网日期,不代表论文的发表时间)
共7页
45-51