基于28 nm工艺的CCOpt技术高效时钟树设计

摘要：

为了设计合理高效的时钟树网络,对建立和保持时间约束以及时钟偏差进行分析,基于28 nm工艺设计了一款高速数字芯片,采用Innovus工具实施布局布线,在时钟树综合(CTS,clock tree synthesis)阶段采用CCOpt(clock concurrent optimization)技术,合理利用时钟偏差,同时优化时钟路径和逻辑路径,对时钟网络进行优化,并考察时钟树延时、时序和时钟网络功耗等指标.结果标明:与传统CTS技术相比,采用CCOpt技术时,最差时序违例和违例路径数量减少50％;布局布线时间减少2 h;芯片时钟网络内部互连功耗减少55％,泄漏功耗减少80％,有效提高了数字芯片的性能.

关键词：数字芯片、CCOpt、有用偏差、时钟树综合、时序约束、功耗

所属期刊栏目：38

分类号：TN431.2(微电子学、集成电路（IC）)

资助基金：天津市应用基础与前沿技术研究计划资助项目15JCYBJC16300;天津市科技特派员项目16JCTPJC45500

在线出版日期：2019-05-29（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：62-67