Verilog HDL与SystemC的语法等效性

摘要：

针对电子系统设计中使用不同语言制约设计效率的问题,研究了SystemC2.0与Verilog HDL的语法在基本语法结构、时间模型、等待和事件模型、调度模型等方面的等效性,得出如下结论:对于门级以上级别的描述,所有的Verilog HDL的描述总可以在SystemC中找到对应描述;开发EDA设计工具,实现从Verilog HDL描述的知识产权自动转换到SystemC描述是可行的.

关键词：系统级描述语言、Verilog HDL、SystemC、语法等效性

所属期刊栏目：37

分类号：TN492(微电子学、集成电路（IC）)

在线出版日期：2004-11-18（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：842-846