可重构计算最优编译器并行计算程序编译方法

摘要：

针对在现场可编程门阵列(FPGA)的并行计算中提升开发效率和降低编程难度的问题,提出了以高级语言对并行算法进行编程,使用可重构计算最优编译器(ROCCC)对代码进行转换作为硬件加速的方法.该方法在论述编译系统架构的基础上,提出基于ROCCC的FPGA并行计算设计流程,最后以矩阵相乘为实例,对方法的可行性进行了仿真验证,获得同Altera厂商IP核相近的性能.仿真表明:该法具有较高可行性,能够缩短开发周期,降低编程难度,为其他领域的硬件开发者提供了一种新的设计思路.

关键词：并行计算、现场可编程门阵列、矩阵相乘、可重构计算最优编译器、程序编译

所属期刊栏目：33

分类号：TN47(微电子学、集成电路（IC）)

在线出版日期：2011-07-22（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：51-54,59