基于RISC-V架构的中断实验设计

摘要：

中断处理是CPU的重要功能,中断原理与设计是计算机组成原理课程的学习难点.基于多周期RISC-V架构,设计了一个功能精简、原理深入的中断实验,实现了能处理单重可屏蔽外部中断的CPU.分析了RISC-V中断机制,为中断CPU设计了一个简单的中断控制器.目标指令集包含8条RV32 I基本指令和5条中断相关指令.构造了中断模型机的系统结构,分析了各条指令的数据通路和执行过程,最后基于FPGA完成了设计、仿真测试和板级验证.

关键词：中断实验、RISC-V架构、多周期CPU

所属期刊栏目：41

分类号：TP306(计算技术、计算机技术)

资助基金：国家级一流本科课程项目;浙江省课程思政示范课程项目;浙江省高等教育十三五教学改革研究项目

在线出版日期：2023-03-27（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：34-38