10.3969/j.issn.1006-7167.2019.06.029
基于FPGA与千兆以太网的测试系统设计
为实现对前端数据高速有效的采集、分析和处理,提出了一种基于FPGA与千兆以太网的测试系统的设计.系统采用串口以及A/D芯片完成对前端数据的采集,以FPGA为逻辑控制核心对采集到的数据进行编帧处理,通过GMII总线将处理好的数据发送至以太网模块中的Gigabit PHY芯片,Gigabit PHY芯片通过网线进一步和PC进行数据交换.系统采用UDP完成与上位机的通信,并且使用上位机对接收的数据进行处理和显示.测试结果表明,系统数据传输速度能够达到900 Mb/s以上,接收到的数据未出现丢帧现象,可靠性高,具有良好的稳定性.
测试系统、现场可编程门阵列、千兆以太网、用户数据报协议、上位机、高速数据
38
TP302(计算技术、计算机技术)
2019-08-12(万方平台首次上网日期,不代表论文的发表时间)
共6页
115-119,124