10.3969/j.issn.1006-7167.2017.12.055
VHDL数字系统设计实验教学研究
VHDL数字系统设计实验课程已建成立体化教学资源,自主开发了EDA实验平台,建成含课堂视频、实验指导视频、电子教案、网上信息发布、师生互动等的课程网站;还精心设计了实验内容,安排了由浅入深的基本模块电路设计、简单综合设计、接近工程实际的复杂设计3个层次实验;改革实验教学方法,提供全方位的实验教学指导;加强学生实验过程管理,开发并使用了现场电脑打分系统;完善有效的实验考核方案.结果表明:该一系列措施在实验教学体系建设方面取得了较好成绩,使实践课达到了教学直观和知识系统化的目的,学生普遍反映受益匪浅.
超高速集成电路硬件描述语言、数字系统设计、现场可编程门阵列、实验教学、系统化
36
G642(高等教育)
2015年“中央高校基本科研业务费本科生自主选题项目”10561201511;华南理工大学第一批“探索性实验”教学项目x2dx-Y1140610
2018-03-23(万方平台首次上网日期,不代表论文的发表时间)
共4页
227-229,289