基于分布式算法的串/并混合构架FIR滤波器设计

摘要：

研究基于分布式算法的并行度为2的串/并混合构架FIR数字滤波器设计,提出了一种新的FPGA实现结构.该结构引入一个新的移位累加模块,用于实现2查询表输出的累加运算,采用移位寄存器构建相关控制电路.设计输入精度为8位的FIR滤波器,通过Quartus Ⅱ 7.1及Modelsim 6.0SE的综合与仿真,以及在EPF10K70RC240-4FPGA目标器件上的实现.结果表明:该结构有效缩减关键路径且简化模块化设计流程,性能获得显著提升.

关键词：分布式算法、串/并混合结构、FIR滤波器、FPGA、移位累加

所属期刊栏目：31

分类号：TN713(基本电子电路)

在线出版日期：2012-09-21（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：25-27,31