10.3969/j.issn.1672-4550.2012.03.005
基于FPGA的计价器实验
由计价器的要求,提出设计方案,建立项层文件;根据方案框图,设计各底层模块。通过在QuartusⅡ8.1以及Modelsim软件中编译和下栽测试,得到了仿真波形和关键设计结果。在DE0板CycloneⅢ系列EP3C16F484C6芯片上的下载测试,其多功能体现在不仅能实现显示乘车费用的功能,还可以通过选择键选择显示出乘车路程、乘客乘载时间以及等待时间。
计价器、VHDL语言、算法、QuartusⅡ8.1软件
10
TP31;G642.423(计算技术、计算机技术)
2012-08-18(万方平台首次上网日期,不代表论文的发表时间)
共3页
13-14,18