基于FPGA的快速樱桃缺陷检测与识别系统设计

摘要：

为使樱桃缺陷检测与识别系统满足实时性的要求,提出以卷积神经网络模型为基础,使用SDSoC开发平台,完成FPGA对樱桃缺陷进行快速检测与识别系统的设计.通过优化数据传输,复用网络模型中通用矩阵乘法函数(GEM M)和对卷积操作进行并行化设计,实现PL端硬件加速.利用SDSoC平台,在PS端使用高级语言映射卷积神经网络模型,在实现所需性能的同时大量节省了开发时间.结果 表明,与纯软件方式相比,基于Zynq7020硬件开发平台,速度提高了2.19倍以上,与CPU平台相当.

关键词：缺陷检测、樱桃分级、卷积神经网络、硬件加速、现场可编程门阵列、SDSoC

所属期刊栏目：36

资助基金：国家自然科学基金项目编号:61601076

在线出版日期：2020-10-13（万方平台首次上网日期，不代表论文的发表时间）

页数：共7页

页码：129-134,165