基于Verilog HDL的多周期CPU设计与实现
设计完成一个基于Verilog HDL的多周期CPU,并将有限状态机应用于其设计与实现.模型计算机实现了典型MIPS指令.给出了多周期CPU的数据通路与Verilog的程序描述,并按照有限状态机的设计方法,完成了状态转移图的设计.
多周期CPU、有限状态机、Verilog HDL、MIPS架构
TP332;TN915.04;TP273
2020-12-30(万方平台首次上网日期,不代表论文的发表时间)
共2页
31-32
点击收藏,不怕下次找不到~
多周期CPU、有限状态机、Verilog HDL、MIPS架构
TP332;TN915.04;TP273
2020-12-30(万方平台首次上网日期,不代表论文的发表时间)
共2页
31-32
国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”
国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304
©天津万方数据有限公司 津ICP备20003920号-1
违法和不良信息举报电话:4000115888 举报邮箱:problem@wanfangdata.com.cn