基于Verilog HDL的数字钟系统设计
数字时钟系统的设计是利用数字电子技术实现的,系统中的功能包括了时针、分针、秒针计时,数字时钟性能上实现了直观性强、准确度高的特点.基于这些优点,数字控制电路中经常把数字钟作为核心部件,对数字钟方面的深入研究是有很大理论价值的.本论文中探讨的是基于Verilog HDL技术设计数字钟,体现了Verilog HDL这种硬件描述语言的移植性高、简单易懂的特点.
数字钟、Verilog HDL、硬件描述语言
TP311.52;TN929.1;TN402
2016-11-16(万方平台首次上网日期,不代表论文的发表时间)
共2页
76-77