基于FPGA+SD3.0协议存储速率优化设计

摘要：

为解决现有存储方案无法满足在特定功能需求下存储速度与设备体积双重要求的问题,本文设计一种基于现场可编程逻辑门阵列(Field programmable gate array,FPGA)控制的SD3.0版本TF卡控制器,旨在占用最小体积的同时实现更高速的数据存储.通过自行设计的小型数据采集卡,将24 bit位宽的数据经过DDR3、FIFO、RAM、两级缓存最终存入TF卡中.分别从硬件、软件两方面介绍了方案的设计,其中硬件部分主要包括电路工艺、采集卡指标与板级信号完整性验证;软件方面主要包括存储流程、RTL级验证与TF卡测试方案.实验结果表明,本文设计的PCB电路可提供SD3.0协议所需的电压转换和数据存储功能,并且板卡功能稳定,集成度较高,部分TF卡测试的速度超过60 MB/s,长时间测试性能稳定,具有良好的通用性,满足设计要求,为小型化存储实验提供了解决方案.

关键词：现场可编程逻辑门阵列、SD3.0、信号完整性、二级缓存、系统稳定性

所属期刊栏目：37

分类号：TN492(微电子学、集成电路（IC）)

资助基金：中国测绘科学研究院基本科研业务费;国家重点研发计划;国家自然科学基金

在线出版日期：2022-08-23（万方平台首次上网日期，不代表论文的发表时间）

页数：共9页

页码：926-934