高速上下变频FIR滤波器的FPGA设计

摘要：

针对宽带WLAN收发器要求,在单片FPGA上设计实现了高速数字上下变频器和滤波器,其中滤波器为80 MHz的40阶FIR滤波器,可以设定工作在上变频或下变频方式.为了对FPGA的资源占用量最小,以便实现片上系统(SoC)设计,充分利用了上下变频过程中I,Q数据流的特点,仅用一套滤波器运算单元分时复用对I,Q滤波,同时详细研究了滤波器的转置结构和位平面结构对FPGA资源占用量的差别.结果表明,位平面结构对逻辑资源的占用量仅是转置结构的一半.在FPGA上用位平面结构实现高速滤波器在资源占用量方面有明显优势.

关键词：高速滤波器设计、上下变频、位平面结构、仿真测试

所属期刊栏目：20

分类号：TN92

在线出版日期：2005-07-14（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：166-169