基于0.35μm BCD工艺下50V HVPMOS的电学性能优化

摘要：

为提高0.35 μm 30_40_50 V BCD (bipolar-CMOS-DMOS)工艺下50 V HVPMOS的电学性能,在不改变工艺流程的基础上,仅通过微调器件结构尺寸来实现电学性能的优化.采用Silvaco公司的工艺与器件模拟软件,仿真分析了沟道长度、overlap尺寸、场氧化层长度及场极板长度对50 V HVPMOS器件电学性能的影响.根据仿真结果确定了优化后的结构尺寸,并结合流片测试结果验证了优化方案的可行性.测试结果表明,优化后50 VHVPMOS的开启电压降低到了-0.98 V,击穿电压提高到了-68 V,特征导通电阻降低了13.5％,饱和电流提高了13.1％,器件的安全工作范围增大,饱和区更加平滑,无明显kink效应.

关键词：BCD工艺、HVPMOS、电学性能、流片

所属期刊栏目：19

分类号：TN43(微电子学、集成电路（IC）)

资助基金：上海市科委重点资助项目11530500200;上海市重点学科建设资助项目S30107

在线出版日期：2014-04-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：567-571