控制器局域网位时序处理器的设计与实现

摘要：

在控制器局域网(controller area network,CAN)总线通信中,位时序的处理关系到CAN能否正确地收发数据.基于总线标称位时问的周期结构及位同步的工作原理,提出CAN 2.0协议标称位时间的一种优化方法,即将传统的标称位时间由4个互不交叠的段简化成3个互不交叠的段,并在此基础上提出一种基于同步状态机的CAN总线位时序处理器的设计方法,提供可编程的时间段来补偿传播延迟时间和相位漂移,并对设计的电路进行仿真与验证.结果表明,相对于CAN协议规范标称位时间的4个互不交叠的段,减少了整个位时序处理过程使用的寄存器,简化了执行位同步的步骤,能更简便地处理CAN总线通信的位时序,实现了CAN总线协议中对位定时和位同步的控制,更好地优化了CAN网络的性能.

关键词：标称位时间、同步、位时序处理器、控制器局域网总线

所属期刊栏目：17

分类号：TN402(微电子学、集成电路（IC）)

资助基金：上海市科委集成电路设计专项资助项目09706201300;上海市信息化专项资助项目090344;上海市新能源汽车高新技术产业化基金资助项目09625029

在线出版日期：2011-05-20（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：85-89