基于Wishbone总线结构的情景式IP核测试方案

摘要：

随着集成电路技术的发展,IP核复用成为集成电路SOC设计的主流.该文通过对广泛应用于SOC设计中的Wishbone总线体系结构和国际上常用IP核测试方法的研究,提出一种基于Wishbone总线结构的情景式IP核测试方案.通过对该方案应用于实际项目后所产生实验数据的分析,证明这种IP核测试方案能大大降低系统层测试难度,加快系统层设计速度,并能显著提高测试激励效率和可观电路结构测试覆盖率.

关键词：SOC、IP核测试、Wishbone总线结构、情景式、测试覆盖率、测试激励效率

所属期刊栏目：11

分类号：TN4(微电子学、集成电路（IC）)

资助基金：国家高技术研究发展计划863计划2005AA1Z1177;上海市应用材料研究与发展基金0415;上海市教委资助项目04第58号04AB62

在线出版日期：2005-11-24（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：460-464,471