基于FPGA的HDLC协议控制器
为了实现军航管制系统中雷达数据的可靠传输,根据HDLC协议的帧结构和循环冗余校验(CRC)原理,提出了一种新型的基于并行机制的HDLC协议控制器,讨论采用FPGA新技术实现 HDLC协议帧的构成、解析模块及其内部的CRC码生成、检验模块的方法.在FPGA内部采用硬件描述语言(HDL)并行设计多通道的高级数据链路控制(HDLC)协议控制器,该协议控制器有效利用FPGA的片内硬件资源,实现了并行解析和生成多通道的HDLC协议报文,提高了数据通信系统中的多通道扩展性、实时性和稳定性.
HDLC、FPGA、CRC生成多项式、HDL
40
TP302(计算技术、计算机技术)
国家自然科学基金60705005;60736046;中国博士后科学基金20070610031;国家高技术研究发展计划863计划2006AA12A1
2008-07-01(万方平台首次上网日期,不代表论文的发表时间)
共5页
116-120