基于4 bit-CRC反馈网络的高速LVDS传输优化设计
针对低压差分信号在恶劣环境中高速度、长距离传输链路中的丢数与误码问题,硬件关键电路设计采用高速LVDS芯片搭建,并增加发送端信号预加重与接收端均衡器处理;逻辑上,应用Verilog HDL构建了一种简单、实用的向前纠错反馈编解码方法,数据收发端以每包数据8 KB采用4bit-CRC生成校验结果,接收端判断校验结果一致与否发送重传与非重传RS-422指令,配合收发端使用乒乓缓存,保证数据可靠高效传输.经验证,系统在长度94 mLVDS专用屏蔽双绞电缆中实现了240 Mbit/s零误码传输.
低压差分信号传输、CRC校验、自动重传请求、零误码率
40
TN914.3
2019-11-22(万方平台首次上网日期,不代表论文的发表时间)
共6页
108-113