基于FPGA的DDR3SDRAM高速图像数据采集方法
为满足高分辨率、高帧频图像处理领域对高速、实时数据采集与缓存的需求,结合Xilinx提供的MIG_v1.9 IP核,利用Verilog HDL语言,设计了DDR3 SDRAM控制器;引入读、写FIFO和读写逻辑控制模块,优化了接口封装;提出了一种基于DDR3 SDRAM存储地址的读写控制方法,并在Kintex-7 FPGA上实现了多种分辨率的高速图像数据的采集与显示;系统测试表明:该方法可满足高速、大容量、实时数据的缓存要求,充分发挥了DDR3存储的灵活性.该方法可为多路视频源的图像存储提供参考.
FPGA、DDR3 SDRAM、用户接口、数据采集、Verilog HDL语言、Xilinx
39
TN919.3
2018-10-12(万方平台首次上网日期,不代表论文的发表时间)
共4页
108-111