一种基于FPGA的UART IP核设计

摘要：

针对大部分集成电路中的UART(通用异步收发器)芯片成本高、电路复杂、移植性较差等缺点,提出了一种基于FPGA的UART IP核设计方法,应用有限状态机设计了接收器、发送器等模块,并使用VerilogHDL硬件描述语言进行编程仿真试验.仿真结果表明:该方法减小了系统体积,降低了功耗,提高了系统的稳定性和可靠性,增加了系统的灵活性,提高了可移植性.

关键词：FPGA(现场可编程逻辑门阵列)、UART(通用异步收发器)、IP(知识产权)核、状态机

所属期刊栏目：32

分类号：TN391(半导体技术)

资助基金：中国博士后科学基金资助项目200801493,20080430223;安徽省自然科学基金资助项目090412043

在线出版日期：2011-08-03（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：64-66