BEPCII直线加速器数字延时触发器的设计与实现

摘要：

针对北京正负电子对撞机II期(BEPC II)直线加速器升级改造过程中束流位置探测器(BPM)电子学对外部触发信号的需求,设计了一台高精度延时控制、上升时间短和参数灵活调节的数字延时触发器.采用FPGA(现场可编程门阵列)作为主控制器展开设计,重点介绍了基于FPGA的边沿检测模块和多通道延时处理模块的设计与仿真,描述了FPGA和驱动电路的设计方案以及在直线加速器上的应用.经测试,延时可调范围4 ns～4μs,最小步进4 ns,步进误差0.125％;上升时间2 ns,延时抖动135.4 ps.

关键词：直线加速器、现场可编程门阵列、可调延时、上升时间、多路扇出、驱动电路

所属期刊栏目：32

分类号：TL506(加速器)

资助基金：中国科学院青年创新促进会基金项目 2016011

在线出版日期：2020-07-17（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：93-98