数字BPM时钟锁相电路的设计与实现

摘要：

为实现数字BPM时钟系统的锁相,设计了一种基于锁相环同步原理的低抖动、低相位噪声的时钟同步系统.根据锁相环电路工作原理,对数字BPM时钟同步系统的硬件及固件程序进行了设计,实现了外部输入时钟信号与系统内部产生的主工作时钟信号的锁相,并且时钟信号输出的频率及相位均可调整以满足后端ADC采样的要求.测试结果表明,设计可以完成对一定频率范围内变化的外部输入时钟信号的锁相,输出时钟信号抖动满足束流实验要求,为数字BPM后续算法研究提供了基础.

关键词：数字BPM、VCXO、可编程、锁相

所属期刊栏目：29

分类号：TL506(加速器)

资助基金：高能同步辐射光源验证装置国家重大科学基础设施项目资助发改高技[2016]399号

在线出版日期：2017-08-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：125-130