D波段功率放大器设计

摘要：

基于0.13μm SiGe BiCMOS 工艺,研究和设计了一种 D 波段功率放大器芯片。该放大器芯片用了四个功率放大器单元和两个 T 型结网络构成。功率放大器单元采用了三级的 cascode 电路结构。低损耗的片上 T 型结网络既能起到片上功率合成/分配的功能,又能对输入输出进行阻抗匹配。对电路结构进行了设计、流片验证和测试。采用微组装工艺将该芯片封装成为波导模块。小信号测试结果表明：该功放芯片工作频率为125~150 GHz,最高增益在131 GHz 为21 dB,最低增益在150 GHz 为1 7 dB,通带内 S 22小于-7 dB, S 11小于-10 dB。大信号测试结果表明：该功放模块在128~146 GHz 带内输出功率都大于13 dBm,在139 GHz 时,具有最高输出功率为13.6 dBm,且1 dB 压缩功率为12.9 dBm。

关键词：D波段、功率放大器、太赫兹集成电路、SiGeBiCMOS、cascode

分类号：TN78(基本电子电路)

资助基金：国家重点基础研究发展计划项目2015CB755406

在线出版日期：2016-04-01（万方平台首次上网日期，不代表论文的发表时间）

页数：共1页

页码：023102-1-023102-4