低功耗VDMOS器件用硅外延片工艺研究

摘要：

文章采用化学气相沉积方法（CVD）在6英寸<100>晶向的重掺Sb硅衬底（0.01~0.02Ω·cm）上生长N/N+型硅外延片，采用SRP扩展电阻测试测试外延层过渡区宽度，傅里叶光谱仪测试外延层厚度，CV汞探针测试仪测试外延层电阻率；制备外延层厚度56μm、电阻率13Ω·cm的硅外延片，并通过展宽外延层过渡区由4μm增长至13μm，有效降低外延片串联电阻，从而实现VDMOS器件的导通电阻由4.37Ω降低至3.59Ω，VDMOS器件导通电阻降幅达到17.85%。

关键词：VDMOS、外延层过渡区、外延生长工艺

分类号：TN4;TN3

在线出版日期：2014-10-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共2页

页码：12-12,13