具有读出仲裁的两读出一写入存储器设计
应用FPGA中的D触发器，采用自下而上的方法设计存储器各功能模块，逐步构建出具有读出仲裁的两读出一写入存储器。论文主要研究和设计4K伊16位两读出一写入存储器，设计的存储器能够同时进行读操作，也能够对同一个存储单元进行并行的读操作，当存储器同时对某个存储单元进行读写操作时，存储器还具有读出仲裁的功能。最后，经过分析与测试可知，设计的存储器满足设计要求。两读出一写入存储器简化了运算类指令分时传输两个源操作数的寻址过程，提高了微处理器的运行速度。
读出仲裁、两读出一写入、存储器
TP3;TU5
2013年度广西高等学校科研项目:应用FPGA实现寻址与存储功能一体化的存储器研究2013LX092;广西科技大学鹿山学:2011年科学基金项目:基于FPGA具有寻址方式与存储体一体化的存储器研究:科自1112103
2013-08-30（万方平台首次上网日期，不代表论文的发表时间）
共2页
1-2
