MLC型NAND闪存中Polar码的优化设计

摘要：

为了进一步提升多级存储单元的纠错性能,提出了一种基于多级存储单元阈值电压分布的Polar码优化设计方法.针对多级存储单元的固有特性,该方法迭代计算各存储单元比特的巴氏参数值优化设计Polar码.分析了不同构造方法对多级存储单元闪存性能的影响,并与文中所构造的Polar码和系统Polar码在多级存储单元信道中的性能进行了比较.仿真结果表明:在多级存储单元信道中,当误码率为10-5时,本文所构造的Polar码与高斯信道下经典巴氏参数法构造的Polar码相比可获得约2 dB增益;当信噪比为21 dB时,与蒙特卡罗法构造的Polar码相比,文中设计的系统Polar码的误码率可提升2个数量级.

关键词：多级存储单元、Polar码、巴氏参数

所属期刊栏目：38

分类号：TN911.2

资助基金：国家自然科学基金61475075,61501250

在线出版日期：2018-08-07（万方平台首次上网日期，不代表论文的发表时间）

页数：共7页

页码：40-46