10.3969/j.issn.1673-5439.2014.02.017
高锁定范围半盲型过采样时钟数据恢复电路设计
采用标准0.18 μm CMOS工艺,设计了一种高锁定范围的半盲型过采样时钟数据恢复电路.该时钟数据恢复电路(Clock and Data Recovery,CDR)主要由鉴频器(Frequency detector,FD)、多路平行过采样电路、10位数模转换器(Digital To Analog Converter,DAC)、低通滤波器(Low Pass Filter,LPF)、多相位压控振荡器(Voltage Controlled Oscillator,VCO)等构成.该CDR电路采用模数混合设计方法,并提出了基于双环结构实现对采样时钟先粗调后微调的方法,并且在细调过程中提出了加权调相的方法缩短采样时间.仿真结果表明,该CDR电路能恢复1.25～4.00 Gbps之间的伪随机数据电路,锁定时间为2.1 μs,VCO输出的抖动为47.12 ps.
时钟数据恢复、半盲型过采样、双环结构、加权调相
34
TN432(微电子学、集成电路（IC）)
国家自然科学基金61076073;中国博士后科学基金2012M521126;江苏省自然科学基金BK2012435;东南大学毫米波国家重点实验室开放基金K201223;南京邮电大学科研启动基金NY211016
2014-05-28（万方平台首次上网日期，不代表论文的发表时间）
共5页
111-115
