10.3321/j.issn:0253-9993.2005.03.028
数字式综合保护器可靠性分析与冗余容错设计
分析了数字综合保护器的可靠性以及对高爆开关运行可靠性的影响,提出了一种基于CPLD芯片的继电器冗余容错控制电路来提高数字综合保护器的可靠性,介绍了这种电路的工作原理和设计方法.试验结果表明,利用这一方法实现的基于DSP+CPLD的数字综合保护器具有很高的抗干扰性,能满足智能高爆开关高可靠性运行的要求.最后讨论了这种冗余容错控制电路的优点.
综合保护器、可靠性、冗余设计、容错、状态机
30
TD611.5(矿山电工)
2005-08-25(万方平台首次上网日期,不代表论文的发表时间)
共5页
390-394