全差分高增益运放的设计

摘要：

在3.3 V电源电压下采用中芯国际(SMIC) 0.18 μm 混合信号 CMOS 工艺设计了一个单级全差分运算放大器.所设计的运放采用了增益提升技术,其主运放为一个带有开关电容共模反馈的全差分折叠-共源共栅运放,两个简单的连续时间共模反馈电路的运放作为辅运放用来提升主运放的开环增益.仿真结果表明,所设计的运放直流增益可达110 dB,单位增益带宽为5 MHz.

关键词：全差分、增益提升、运放

所属期刊栏目：36

分类号：TN432(微电子学、集成电路（IC）)

资助基金：沈阳市攻关项目1071115-1-00

在线出版日期：2009-04-21（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：24-26